`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    15:22:22 09/12/2012 
// Design Name: 
// Module Name:    comparador 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module comparador(reset_i,dato_mux_i,dato_mem_i,clk_i,start_i,resultado_o
    );
	 input clk_i,start_i,reset_i;
	 input [3:0] dato_mux_i,dato_mem_i;
	 output resultado_o;
	 reg resultado_o;
	 
	 initial begin 
		resultado_o=0;
	 end
	 always@(posedge clk_i) begin
		if (reset_i||start_i==0)begin
			resultado_o<=0;
		end
		else if(start_i&&dato_mux_i==dato_mem_i)begin
			resultado_o<=1;
		end
		else if(start_i&&dato_mux_i!=dato_mem_i)begin
			resultado_o<=0;
		end
	 end


endmodule
